Com os preços dos componentes a subir drasticamente, as empresas tecnológicas procuram novas formas de baixar os custos associados ao desenvolvimento de Inteligência Artificial (IA). Recentemente, um grupo de investigadores na Bélgica apresentou uma nova arquitectura híbrida que junta as tecnologias NAND e DRAM. Esta inovação promete optimizar o desempenho dos sistemas e diminuir as despesas com a inferência de IA no futuro.
O centro de investigação de nanotecnologia e semicondutores Imec, sediado em Leuven, revelou aquela que descreve como a primeira implementação 3D do mundo de um dispositivo de carga acoplada (CCD) desenhado especificamente para aplicações de memória em IA. De acordo com a notícia avançada pelo site TechSpot, a nova tecnologia combina a velocidade característica da memória DRAM com a densidade de armazenamento típica da memória flash NAND. O objectivo principal passa por atenuar o estrangulamento conhecido como “muro de memória”, uma limitação de largura de banda que obriga os aceleradores de IA a esperar pelos dados em vez de processar a informação de forma contínua.
Arquitectura vertical e materiais alternativos
Para alcançar estes resultados, o dispositivo é construído ao empilhar os chips de memória verticalmente, em vez de os colocar lado a lado. Esta abordagem permite atingir velocidades de transferência de carga ultra-rápidas, que ultrapassam os 4 GHz em condições de laboratório. Para reduzir as fugas de energia e suportar uma integração 3D mais densa, a equipa de investigação decidiu usar óxido de índio gálio zinco (IGZO). Este composto oferece uma mobilidade de electrões significativamente melhorada, maior eficiência energética e transparência ótica superior quando comparado com o silício tradicional.
A ideia de combinar diferentes tecnologias num só espaço não é totalmente nova no mundo do hardware, tal como se verifica na nova motherboard da ASRock que permite instalar módulos DDR5 e DDR4 no mesmo sistema, mas a aplicação em chips 3D para IA traz desafios únicos.
A tecnologia CCD foi, no passado, amplamente utilizada em câmaras digitais, equipamento de transmissão de vídeo, dispositivos de imagem científica e sensores de astronomia. No entanto, acabou por ser substituída pelos sensores CMOS, que são mais rápidos, mais eficientes em termos de consumo de energia e mais baratos de fabricar. Os sensores CMOS também suportam a integração de funções essenciais no próprio chip, o que possibilita designs mais finos e eficientes.
Fase de testes e alternativas no mercado
Importa notar que a tecnologia CCD 3D ainda se encontra numa fase de prova de conceito. Isto significa que é necessária muita investigação adicional para determinar se é possível escalar a produção de forma fiável, eficiente e económica para aplicações no mundo real. Os investigadores acreditam que é improvável que a tecnologia chegue aos servidores dos centros de dados num futuro próximo. Contudo, se os problemas relacionados com o comportamento térmico e o escalonamento das camadas forem resolvidos, esta solução poderá eventualmente absorver parte da crescente procura por DRAM e HBM nos centros de dados de IA e noutros mercados de electrónica.
Esta memória CCD 3D representa a mais recente tentativa dos investigadores para desenvolver soluções alternativas face à subida dos preços. Já em Março deste ano, a Google anunciou três algoritmos de compressão de IA concebidos para reduzir drasticamente a pegada de memória dos grandes modelos de linguagem (LLM) sem degradar a qualidade dos resultados. Segundo a empresa, ferramentas como o TurboQuant conseguem encolher o tamanho dos modelos sem qualquer perda de precisão, o que ajuda a executar tarefas de forma mais eficiente e a reduzir os estrangulamentos nas memórias cache.
